数字芯片设计验证从入门到实战 万门大学
链接: https://pan.baidu.com/s/1cd69jreFy2SsKZ403_7M0g 提取码: 3gga
├──第10讲_Verilog HDL设计：assign语句
| ├──10.1_assign语句.mp4 23.31M
| └──10.2_Verilog运算符.mp4 35.62M
├──第11讲_Verilog HDL设计：assign语句实操
| ├──11.1_tb与assign文件的编译.mp4 46.26M
| └──11.2_assign的运行演示.mp4 88.15M
├──第12讲_Verilog HDL设计：always语句
| ├──12.1_always语句.mp4 30.30M
| ├──12.2_begin end之间的赋值语句.mp4 22.31M
| └──12.3_always语句实例.mp4 19.05M
├──第13讲_Verilog HDL设计：always语句实操
| ├──13.1_Verilog中always语句用法.mp4 39.12M
| └──13.2_always语句注意点.mp4 77.92M
├──第14讲_Verilog HDL建模方式
| ├──14.1_Verilog HDL三种建模.mp4 37.68M
| ├──14.2_底层模块和门原语调用.mp4 16.39M
| └──14.3_Verilog中的数据类型.mp4 32.42M
├──第15讲_Verilog HDL其他常见语法
| ├──15.1_关键字、标识符、注释.mp4 24.81M
| ├──15.2_连续赋值语句和循环语句.mp4 18.11M
| ├──15.3_编译指令.mp4 12.79M
| └──15.4_系统任务和系统函数.mp4 22.07M
├──第16讲_Verilog HDL代码风格
| ├──16.1_代码版面风格.mp4 15.54M
| ├──16.2_编码风格规定.mp4 26.02M
| ├──16.3_编码风格实例.mp4 24.32M
| └──16.4_不能用于电路综合的描述.mp4 14.90M
├──第17讲_高性能数字电路设计基础
| ├──17.1_代码编写优化.mp4 26.95M
| ├──17.2_条件语句处理.mp4 9.73M
| ├──17.3_资源共享.mp4 3.82M
| └──17.4_时序电路的优化.mp4 15.07M
├──第18讲_数字电路设计复位与毛刺消除
| ├──18.1_复位的含义.mp4 18.96M
| ├──18.2_毛刺、竞争、冒险.mp4 14.38M
| ├──18.3_同步复位和异步复位的区别.mp4 22.30M
| └──18.4_毛刺消除的实例.mp4 82.78M
├──第19讲_数字电路设计状态机（上）
| ├──19.1_状态机的基本概念.mp4 24.24M
| ├──19.2_状态机分类以及描述方法.mp4 26.10M
| └──19.3_状态机的三段式编码风格.mp4 31.04M
├──第1讲_数字芯片设计流程
| ├──1.1_数字芯片验证基本知识点透视.mp4 12.34M
| ├──1.2_课程结构介绍.mp4 5.07M
| ├──1.3_芯片是什么.mp4 16.88M
| └──1.4_数字芯片设计流程简介.mp4 51.75M
├──第20讲_数字电路设计状态机（下）
| ├──20.1_状态机的设计.mp4 46.08M
| └──20.2_状态机的设计实例.mp4 55.02M
├──第21讲_数字电路设计时钟与时序
| ├──21.1_时钟源、时钟存储单元的基本概念.mp4 32.81M
| ├──21.2_稳态与亚稳态、时序逻辑电路的基本概念.mp4 14.95M
| ├──21.3_Clock有关概念、时钟延时、时钟树的基本概念.mp4 21.25M
| └──21.4_相关时序路径的题目分析.mp4 22.72M
├──第22讲_数字电路设计异步时钟
| ├──22.1_同步时钟和异步时钟的概念.mp4 21.30M
| ├──22.2_偶数分频、奇数分频和时钟切换.mp4 21.75M
| └──22.3_时钟切换实例.mp4 101.50M
├──第23讲_数字电路设计握手协议
| ├──23.1_异步时钟间的切换，边沿检测电路.mp4 40.96M
| ├──23.2_快时钟域到慢时钟域和握手协议.mp4 20.96M
| └──23.3_握手协议实例.mp4 66.39M
├──第24讲_数字电路设计FIFO设计
| ├──24.1_FIFO的工作流程和设计前的思考.mp4 27.09M
| ├──24.2_FIFO的信号含义和空满信号产生.mp4 24.50M
| └──24.3_FIFO的深度计算问题和代码.mp4 31.21M
├──第25讲_数字电路设计低功耗设计概述
| ├──25.1_功耗的概述.mp4 18.56M
| ├──25.2_几种功耗类型.mp4 15.97M
| ├──25.3_短路功耗消减方案.mp4 16.71M
| └──25.4_防泄漏功耗和折衷设计方案.mp4 21.25M
├──第26讲_System Verilog数据类型（上）
| ├──26.1_System Verilog的概述.mp4 46.38M
| ├──26.2_System Verilog语言的数据类型.mp4 27.91M
| └──26.3_数组的操作.mp4 16.44M
├──第27讲_System Verilog数据类型（下）
| ├──27.1_system verilog语言的数据类型的函数实操（一）.mp4 42.44M
| └──27.2_system verilog语言的数据类型的函数实操（二）.mp4 47.93M
├──第28讲_System Verilog面向对象特性（上）
| ├──28.1_system verilog语言的面向对象的概述.mp4 35.45M
| ├──28.2_类的封装、继承及多态.mp4 43.59M
| └──28.3_静态变量和静态方法.mp4 22.86M
├──第29讲_System Verilog面向对象特性（下）
| ├──29.1_面向对象实操（一）.mp4 26.82M
| ├──29.2_面向对象实操（二）.mp4 38.66M
| └──29.3_面向对象实操（三）.mp4 39.07M
├──第2讲_正确认识芯片验证
| ├──2.1_数字芯片设计和验证的关系（一）.mp4 30.33M
| ├──2.2_数字芯片设计和验证的关系（二）.mp4 45.39M
| ├──2.3_正确理解功能验证（一）.mp4 13.76M
| └──2.4_正确理解功能验证（二）.mp4 32.36M
├──第30讲_System Verilog的仿真调度机制
| ├──30.1_验证平台仿真流程和SV的program.mp4 19.87M
| ├──30.2_阻塞和非阻塞.mp4 11.23M
| └──30.3_SV的仿真调度机制.mp4 28.13M
├──第31讲_System Verilog随机和约束
| ├──31.1_通过验证用例了解随机和约束.mp4 17.46M
| ├──31.2_为什么要使用随机.mp4 15.65M
| ├──31.3_随机化的对象.mp4 10.65M
| └──31.4_约束单纯的随机.mp4 41.52M
├──第32讲_System Verilog随机和约束实操
| ├──32.1_随机和约束实操（一）.mp4 29.89M
| └──32.2_随机和约束实操（二）.mp4 62.96M
├──第33讲_System Verilog的断言：SVA
| ├──33.1_断言的作用和意义.mp4 26.63M
| ├──33.2_断言的写法和注意点.mp4 37.31M
| └──33.3_断言的例子.mp4 27.71M
├──第34讲_System Verilog的断言实操
| ├──34.1_断言的写法和运用.mp4 24.90M
| └──34.2_断言的实操.mp4 85.28M
├──第35讲_System Verilog的覆盖率
| ├──35.1_覆盖率驱动验证的深层次含义.mp4 36.78M
| ├──35.2_覆盖率分析.mp4 22.97M
| └──35.3_功能覆盖率代码的书写.mp4 23.17M
├──第36讲_System Verilog的覆盖率实操
| ├──36.1_功能覆盖率.mp4 25.94M
| ├──36.2_覆盖率的实际问题.mp4 16.36M
| └──36.3_覆盖率的实操.mp4 45.46M
├──第37讲_System Verilog的进程和通信（线程、信箱、旗语）
| ├──37.1_SV控制相关语法.mp4 27.76M
| ├──37.2_并发以及可控的进程.mp4 21.47M
| ├──37.3_进程间的通信.mp4 32.03M
| └──37.4_interface.mp4 19.38M
├──第38讲_System Verilog的进程和通信实操
| ├──38.1_进程和通信实操（一）.mp4 55.04M
| └──38.2_进程和通信实操（二）.mp4 85.28M
├──第39讲_System Verilog验证平台初识
| └──39.1_System Verilog验证平台初识.mp4 35.89M
├──第3讲_手把手教你芯片开发Linux环境虚拟机安装
| ├──3.1_准备开发环境（一）.mp4 27.02M
| ├──3.2_准备开发环境（二）.mp4 26.04M
| └──3.3_芯片设计验证开发环境平台的演示.mp4 19.28M
├──第40讲_验证平台实例操作：从0到1的过程
| ├──40.1_验证平台实例操作（一）.mp4 34.41M
| └──40.2_验证平台实例操作（二）.mp4 66.28M
├──第41讲_验证平台实例操作：SV激励发送和结果检查
| ├──41.1_学习方法分享.mp4 14.82M
| └──41.2_实例操作：SV激励发送和结果检查.mp4 68.32M
├──第42讲_验证平台实例操作：SV的覆盖率如何写
| ├──42.1_实例操作：SV的覆盖率如何写（一）.mp4 46.96M
| └──42.2_实例操作：SV的覆盖率如何写（二）.mp4 47.76M
├──第43讲_验证平台实例操作：class封装组件
| └──43.1_实例操作：class封装组件.mp4 58.81M
├──第44讲_什么是UVM
| ├──44.1_什么是UVM.mp4 23.86M
| ├──44.2_传统验证面临的问题和共同目标.mp4 9.27M
| ├──44.3_UVM的特征和原则.mp4 14.47M
| ├──44.4_UVM中的SV面向对象.mp4 10.75M
| └──44.5_UVM的树形结构和基础组件.mp4 31.86M
├──第4讲_上手操作一个简单的数字芯片验证过程
| ├──4.1_必备技能：语言和EDA工具.mp4 27.78M
| ├──4.2_进入数字芯片设计验证的世界.mp4 19.66M
| └──4.3_实操演示验证过程.mp4 33.73M
├──第5讲_数字芯片验证研发流程（上）
| ├──5.1_数字芯片验证概念的建立及组件介绍.mp4 26.86M
| ├──5.2_验证策略（一）.mp4 55.00M
| ├──5.3_验证策略（二）.mp4 19.90M
| ├──5.4_验证周期、芯片规格.mp4 7.35M
| ├──5.5_测试点分解、验证计划、验证方案.mp4 20.22M
| └──5.6_验证平台搭建、用例开发、验证效率.mp4 27.34M
├──第6讲_数字芯片验证研发流程（下）
| ├──6.1_回归测试的简介.mp4 13.56M
| ├──6.2_覆盖率驱动验证.mp4 24.68M
| ├──6.3_验证报告和质量保证活动.mp4 8.54M
| ├──6.4_将敏捷开发引入芯片验证.mp4 10.35M
| ├──6.5_开发节点质量检查活动.mp4 14.79M
| └──6.6_验证工程师的最终目标.mp4 16.05M
├──第7讲_芯片开发必备Linux和Vim知识点
| ├──7.1_Linux简介.mp4 19.06M
| ├──7.2_开启Linux之旅.mp4 33.97M
| └──7.3_Vim编辑工具／gvim编辑器.mp4 20.90M
├──第8讲_Linux平台Shell常用操作和Gvim编辑器实操
| ├──8.1_Linux平台Shell常用操作.mp4 56.49M
| └──8.2_Gvim编辑器实操.mp4 39.15M
├──第9讲_Verilog HDL模块（module）认知
| ├──9.1_Verilog HDL 发展历史.mp4 19.09M
| ├──9.2_Verilog HDL的优点、术语定义和用途.mp4 17.22M
| └──9.3_Verilog HDL的简单编程.mp4 50.89M
├──第10讲课件：Verilog HDL设计assign语句.pdf.pdf 1.27M
├──第11讲课件：Verilog HDL设计assign语句实操.pdf.pdf 973.25kb
├──第12讲Verilog HDL设计always语句.pdf.pdf 1.37M
├──第13讲源码.tar.tar 1.44M
├──第14讲课件：Verilog HDL建模方式.pdf.pdf 1.71M
├──第15讲课件：Verilog HDL其他常见语法.pdf.pdf 1.65M
├──第16讲课件：Verilog HDL代码风格.pdf.pdf 1.63M
├──第17讲课件：高性能数字电路设计基础.pdf.pdf 2.15M
├──第18讲课件：数字电路设计复位与毛刺消除.pdf.pdf 1.42M
├──第19讲课件：数字电路设计状态机（上）.pdf.pdf 1.80M
├──第1讲课件：数字芯片设计流程.pdf.pdf 3.67M
├──第20讲课件：数字电路设计状态机（下）.pdf.pdf 1.68M
├──第20讲源码-状态机.rar.rar 3.91kb
├──第21讲课件：数字电路设计时钟与时序.pdf.pdf 2.36M
├──第22讲课件：数字电路设计异步时钟.pdf.pdf 1.96M
├──第22讲源码.zip.zip 13.03kb
├──第23讲课件：数字电路设计握手协议.pdf.pdf 2.06M
├──第23讲源码.rar.rar 3.93kb
├──第24讲课件：数字电路设计FIFO设计.pdf.pdf 2.52M
├──第24讲源码.rar.rar 4.01kb
├──第25讲课件：数字电路设计低功耗设计概述.pdf.pdf 3.51M
├──第26讲课件：System Verilog数据类型（上）.pdf.pdf 2.46M
├──第27讲课件：System Verilog数据类型（下）.pdf.pdf 2.52M
├──第27讲源码.tar.gz.gz 1.84M
├──第28讲课件：System Verilog面向对象特性（上）.pdf.pdf 1.66M
├──第29讲课件：System Verilog面向对象特性（下） - 副本.pdf.pdf 1.66M
├──第29讲源码.rar.rar 4.15M
├──第2讲课件：正确认识芯片验证.pdf.pdf 3.40M
├──第30讲课件：System Verilog的仿真调度机制.pdf.pdf 2.41M
├──第31讲课件：System Verilog随机和约束.pdf.pdf 2.41M
├──第32讲课件：System Verilog随机和约束 实操.pdf.pdf 2.41M
├──第32讲源码.tar.tar 10.98M
├──第33讲课件：System Verilog的断言：SVA.pdf.pdf 3.92M
├──第34讲课件：System Verilog的断言实操.pdf.pdf 3.90M
├──第34讲源码.rar.rar 1.73M
├──第35讲课件：System Verilog的覆盖率.pdf.pdf 6.68M
├──第36讲课件：System Verilog的覆盖率实操.pdf.pdf 6.65M
├──第36讲源码.tar.tar 5.39M
├──第37讲课件：System Verilog的进程和通信（线程、信箱、旗语）.pdf.pdf 2.86M
├──第38讲课件：System Verilog的进程和通信——实操.pdf.pdf 2.86M
├──第38讲源码.rar.rar 1.63M
├──第39-42讲课件.zip.zip 4.02M
├──第3讲课件：手把手教你芯片开发Linux环境虚拟机安装.pdf.pdf 5.47M
├──第40-42讲源码.zip.zip 1.94M
├──第43讲课件：验证平台实例操作——class封装组件.pdf.pdf 911.61kb
├──第43讲源码.rar.rar 15.19kb
├──第44讲课件：什么是UVM.pdf.pdf 3.37M
├──第4讲课件：上手操作一个简单的数字芯片验证过程.pdf.pdf 2.76M
├──第4讲源码.tar.tar 1.56M
├──第5讲课件：数字芯片验证研发流程（上）.pdf.pdf 4.22M
├──第6讲课件：数字芯片验证研发流程(下).pdf.pdf 5.68M
├──第7讲课件：芯片开发必备Linux和Vim知识点.pdf.pdf 5.20M
├──第9讲课件：Verilog HDL设计module结构的认知.pdf.pdf 1.68M
└──先导片.mp4 3.96M
链接: https://pan.baidu.com/s/1cd69jreFy2SsKZ403_7M0g 提取码: 3gga
├──第10讲_Verilog HDL设计：assign语句
| ├──10.1_assign语句.mp4 23.31M
| └──10.2_Verilog运算符.mp4 35.62M
├──第11讲_Verilog HDL设计：assign语句实操
| ├──11.1_tb与assign文件的编译.mp4 46.26M
| └──11.2_assign的运行演示.mp4 88.15M
├──第12讲_Verilog HDL设计：always语句
| ├──12.1_always语句.mp4 30.30M
| ├──12.2_begin end之间的赋值语句.mp4 22.31M
| └──12.3_always语句实例.mp4 19.05M
├──第13讲_Verilog HDL设计：always语句实操
| ├──13.1_Verilog中always语句用法.mp4 39.12M
| └──13.2_always语句注意点.mp4 77.92M
├──第14讲_Verilog HDL建模方式
| ├──14.1_Verilog HDL三种建模.mp4 37.68M
| ├──14.2_底层模块和门原语调用.mp4 16.39M
| └──14.3_Verilog中的数据类型.mp4 32.42M
├──第15讲_Verilog HDL其他常见语法
| ├──15.1_关键字、标识符、注释.mp4 24.81M
| ├──15.2_连续赋值语句和循环语句.mp4 18.11M
| ├──15.3_编译指令.mp4 12.79M
| └──15.4_系统任务和系统函数.mp4 22.07M
├──第16讲_Verilog HDL代码风格
| ├──16.1_代码版面风格.mp4 15.54M
| ├──16.2_编码风格规定.mp4 26.02M
| ├──16.3_编码风格实例.mp4 24.32M
| └──16.4_不能用于电路综合的描述.mp4 14.90M
├──第17讲_高性能数字电路设计基础
| ├──17.1_代码编写优化.mp4 26.95M
| ├──17.2_条件语句处理.mp4 9.73M
| ├──17.3_资源共享.mp4 3.82M
| └──17.4_时序电路的优化.mp4 15.07M
├──第18讲_数字电路设计复位与毛刺消除
| ├──18.1_复位的含义.mp4 18.96M
| ├──18.2_毛刺、竞争、冒险.mp4 14.38M
| ├──18.3_同步复位和异步复位的区别.mp4 22.30M
| └──18.4_毛刺消除的实例.mp4 82.78M
├──第19讲_数字电路设计状态机（上）
| ├──19.1_状态机的基本概念.mp4 24.24M
| ├──19.2_状态机分类以及描述方法.mp4 26.10M
| └──19.3_状态机的三段式编码风格.mp4 31.04M
├──第1讲_数字芯片设计流程
| ├──1.1_数字芯片验证基本知识点透视.mp4 12.34M
| ├──1.2_课程结构介绍.mp4 5.07M
| ├──1.3_芯片是什么.mp4 16.88M
| └──1.4_数字芯片设计流程简介.mp4 51.75M
├──第20讲_数字电路设计状态机（下）
| ├──20.1_状态机的设计.mp4 46.08M
| └──20.2_状态机的设计实例.mp4 55.02M
├──第21讲_数字电路设计时钟与时序
| ├──21.1_时钟源、时钟存储单元的基本概念.mp4 32.81M
| ├──21.2_稳态与亚稳态、时序逻辑电路的基本概念.mp4 14.95M
| ├──21.3_Clock有关概念、时钟延时、时钟树的基本概念.mp4 21.25M
| └──21.4_相关时序路径的题目分析.mp4 22.72M
├──第22讲_数字电路设计异步时钟
| ├──22.1_同步时钟和异步时钟的概念.mp4 21.30M
| ├──22.2_偶数分频、奇数分频和时钟切换.mp4 21.75M
| └──22.3_时钟切换实例.mp4 101.50M
├──第23讲_数字电路设计握手协议
| ├──23.1_异步时钟间的切换，边沿检测电路.mp4 40.96M
| ├──23.2_快时钟域到慢时钟域和握手协议.mp4 20.96M
| └──23.3_握手协议实例.mp4 66.39M
├──第24讲_数字电路设计FIFO设计
| ├──24.1_FIFO的工作流程和设计前的思考.mp4 27.09M
| ├──24.2_FIFO的信号含义和空满信号产生.mp4 24.50M
| └──24.3_FIFO的深度计算问题和代码.mp4 31.21M
├──第25讲_数字电路设计低功耗设计概述
| ├──25.1_功耗的概述.mp4 18.56M
| ├──25.2_几种功耗类型.mp4 15.97M
| ├──25.3_短路功耗消减方案.mp4 16.71M
| └──25.4_防泄漏功耗和折衷设计方案.mp4 21.25M
├──第26讲_System Verilog数据类型（上）
| ├──26.1_System Verilog的概述.mp4 46.38M
| ├──26.2_System Verilog语言的数据类型.mp4 27.91M
| └──26.3_数组的操作.mp4 16.44M
├──第27讲_System Verilog数据类型（下）
| ├──27.1_system verilog语言的数据类型的函数实操（一）.mp4 42.44M
| └──27.2_system verilog语言的数据类型的函数实操（二）.mp4 47.93M
├──第28讲_System Verilog面向对象特性（上）
| ├──28.1_system verilog语言的面向对象的概述.mp4 35.45M
| ├──28.2_类的封装、继承及多态.mp4 43.59M
| └──28.3_静态变量和静态方法.mp4 22.86M
├──第29讲_System Verilog面向对象特性（下）
| ├──29.1_面向对象实操（一）.mp4 26.82M
| ├──29.2_面向对象实操（二）.mp4 38.66M
| └──29.3_面向对象实操（三）.mp4 39.07M
├──第2讲_正确认识芯片验证
| ├──2.1_数字芯片设计和验证的关系（一）.mp4 30.33M
| ├──2.2_数字芯片设计和验证的关系（二）.mp4 45.39M
| ├──2.3_正确理解功能验证（一）.mp4 13.76M
| └──2.4_正确理解功能验证（二）.mp4 32.36M
├──第30讲_System Verilog的仿真调度机制
| ├──30.1_验证平台仿真流程和SV的program.mp4 19.87M
| ├──30.2_阻塞和非阻塞.mp4 11.23M
| └──30.3_SV的仿真调度机制.mp4 28.13M
├──第31讲_System Verilog随机和约束
| ├──31.1_通过验证用例了解随机和约束.mp4 17.46M
| ├──31.2_为什么要使用随机.mp4 15.65M
| ├──31.3_随机化的对象.mp4 10.65M
| └──31.4_约束单纯的随机.mp4 41.52M
├──第32讲_System Verilog随机和约束实操
| ├──32.1_随机和约束实操（一）.mp4 29.89M
| └──32.2_随机和约束实操（二）.mp4 62.96M
├──第33讲_System Verilog的断言：SVA
| ├──33.1_断言的作用和意义.mp4 26.63M
| ├──33.2_断言的写法和注意点.mp4 37.31M
| └──33.3_断言的例子.mp4 27.71M
├──第34讲_System Verilog的断言实操
| ├──34.1_断言的写法和运用.mp4 24.90M
| └──34.2_断言的实操.mp4 85.28M
├──第35讲_System Verilog的覆盖率
| ├──35.1_覆盖率驱动验证的深层次含义.mp4 36.78M
| ├──35.2_覆盖率分析.mp4 22.97M
| └──35.3_功能覆盖率代码的书写.mp4 23.17M
├──第36讲_System Verilog的覆盖率实操
| ├──36.1_功能覆盖率.mp4 25.94M
| ├──36.2_覆盖率的实际问题.mp4 16.36M
| └──36.3_覆盖率的实操.mp4 45.46M
├──第37讲_System Verilog的进程和通信（线程、信箱、旗语）
| ├──37.1_SV控制相关语法.mp4 27.76M
| ├──37.2_并发以及可控的进程.mp4 21.47M
| ├──37.3_进程间的通信.mp4 32.03M
| └──37.4_interface.mp4 19.38M
├──第38讲_System Verilog的进程和通信实操
| ├──38.1_进程和通信实操（一）.mp4 55.04M
| └──38.2_进程和通信实操（二）.mp4 85.28M
├──第39讲_System Verilog验证平台初识
| └──39.1_System Verilog验证平台初识.mp4 35.89M
├──第3讲_手把手教你芯片开发Linux环境虚拟机安装
| ├──3.1_准备开发环境（一）.mp4 27.02M
| ├──3.2_准备开发环境（二）.mp4 26.04M
| └──3.3_芯片设计验证开发环境平台的演示.mp4 19.28M
├──第40讲_验证平台实例操作：从0到1的过程
| ├──40.1_验证平台实例操作（一）.mp4 34.41M
| └──40.2_验证平台实例操作（二）.mp4 66.28M
├──第41讲_验证平台实例操作：SV激励发送和结果检查
| ├──41.1_学习方法分享.mp4 14.82M
| └──41.2_实例操作：SV激励发送和结果检查.mp4 68.32M
├──第42讲_验证平台实例操作：SV的覆盖率如何写
| ├──42.1_实例操作：SV的覆盖率如何写（一）.mp4 46.96M
| └──42.2_实例操作：SV的覆盖率如何写（二）.mp4 47.76M
├──第43讲_验证平台实例操作：class封装组件
| └──43.1_实例操作：class封装组件.mp4 58.81M
├──第44讲_什么是UVM
| ├──44.1_什么是UVM.mp4 23.86M
| ├──44.2_传统验证面临的问题和共同目标.mp4 9.27M
| ├──44.3_UVM的特征和原则.mp4 14.47M
| ├──44.4_UVM中的SV面向对象.mp4 10.75M
| └──44.5_UVM的树形结构和基础组件.mp4 31.86M
├──第4讲_上手操作一个简单的数字芯片验证过程
| ├──4.1_必备技能：语言和EDA工具.mp4 27.78M
| ├──4.2_进入数字芯片设计验证的世界.mp4 19.66M
| └──4.3_实操演示验证过程.mp4 33.73M
├──第5讲_数字芯片验证研发流程（上）
| ├──5.1_数字芯片验证概念的建立及组件介绍.mp4 26.86M
| ├──5.2_验证策略（一）.mp4 55.00M
| ├──5.3_验证策略（二）.mp4 19.90M
| ├──5.4_验证周期、芯片规格.mp4 7.35M
| ├──5.5_测试点分解、验证计划、验证方案.mp4 20.22M
| └──5.6_验证平台搭建、用例开发、验证效率.mp4 27.34M
├──第6讲_数字芯片验证研发流程（下）
| ├──6.1_回归测试的简介.mp4 13.56M
| ├──6.2_覆盖率驱动验证.mp4 24.68M
| ├──6.3_验证报告和质量保证活动.mp4 8.54M
| ├──6.4_将敏捷开发引入芯片验证.mp4 10.35M
| ├──6.5_开发节点质量检查活动.mp4 14.79M
| └──6.6_验证工程师的最终目标.mp4 16.05M
├──第7讲_芯片开发必备Linux和Vim知识点
| ├──7.1_Linux简介.mp4 19.06M
| ├──7.2_开启Linux之旅.mp4 33.97M
| └──7.3_Vim编辑工具／gvim编辑器.mp4 20.90M
├──第8讲_Linux平台Shell常用操作和Gvim编辑器实操
| ├──8.1_Linux平台Shell常用操作.mp4 56.49M
| └──8.2_Gvim编辑器实操.mp4 39.15M
├──第9讲_Verilog HDL模块（module）认知
| ├──9.1_Verilog HDL 发展历史.mp4 19.09M
| ├──9.2_Verilog HDL的优点、术语定义和用途.mp4 17.22M
| └──9.3_Verilog HDL的简单编程.mp4 50.89M
├──第10讲课件：Verilog HDL设计assign语句.pdf.pdf 1.27M
├──第11讲课件：Verilog HDL设计assign语句实操.pdf.pdf 973.25kb
├──第12讲Verilog HDL设计always语句.pdf.pdf 1.37M
├──第13讲源码.tar.tar 1.44M
├──第14讲课件：Verilog HDL建模方式.pdf.pdf 1.71M
├──第15讲课件：Verilog HDL其他常见语法.pdf.pdf 1.65M
├──第16讲课件：Verilog HDL代码风格.pdf.pdf 1.63M
├──第17讲课件：高性能数字电路设计基础.pdf.pdf 2.15M
├──第18讲课件：数字电路设计复位与毛刺消除.pdf.pdf 1.42M
├──第19讲课件：数字电路设计状态机（上）.pdf.pdf 1.80M
├──第1讲课件：数字芯片设计流程.pdf.pdf 3.67M
├──第20讲课件：数字电路设计状态机（下）.pdf.pdf 1.68M
├──第20讲源码-状态机.rar.rar 3.91kb
├──第21讲课件：数字电路设计时钟与时序.pdf.pdf 2.36M
├──第22讲课件：数字电路设计异步时钟.pdf.pdf 1.96M
├──第22讲源码.zip.zip 13.03kb
├──第23讲课件：数字电路设计握手协议.pdf.pdf 2.06M
├──第23讲源码.rar.rar 3.93kb
├──第24讲课件：数字电路设计FIFO设计.pdf.pdf 2.52M
├──第24讲源码.rar.rar 4.01kb
├──第25讲课件：数字电路设计低功耗设计概述.pdf.pdf 3.51M
├──第26讲课件：System Verilog数据类型（上）.pdf.pdf 2.46M
├──第27讲课件：System Verilog数据类型（下）.pdf.pdf 2.52M
├──第27讲源码.tar.gz.gz 1.84M
├──第28讲课件：System Verilog面向对象特性（上）.pdf.pdf 1.66M
├──第29讲课件：System Verilog面向对象特性（下） - 副本.pdf.pdf 1.66M
├──第29讲源码.rar.rar 4.15M
├──第2讲课件：正确认识芯片验证.pdf.pdf 3.40M
├──第30讲课件：System Verilog的仿真调度机制.pdf.pdf 2.41M
├──第31讲课件：System Verilog随机和约束.pdf.pdf 2.41M
├──第32讲课件：System Verilog随机和约束 实操.pdf.pdf 2.41M
├──第32讲源码.tar.tar 10.98M
├──第33讲课件：System Verilog的断言：SVA.pdf.pdf 3.92M
├──第34讲课件：System Verilog的断言实操.pdf.pdf 3.90M
├──第34讲源码.rar.rar 1.73M
├──第35讲课件：System Verilog的覆盖率.pdf.pdf 6.68M
├──第36讲课件：System Verilog的覆盖率实操.pdf.pdf 6.65M
├──第36讲源码.tar.tar 5.39M
├──第37讲课件：System Verilog的进程和通信（线程、信箱、旗语）.pdf.pdf 2.86M
├──第38讲课件：System Verilog的进程和通信——实操.pdf.pdf 2.86M
├──第38讲源码.rar.rar 1.63M
├──第39-42讲课件.zip.zip 4.02M
├──第3讲课件：手把手教你芯片开发Linux环境虚拟机安装.pdf.pdf 5.47M
├──第40-42讲源码.zip.zip 1.94M
├──第43讲课件：验证平台实例操作——class封装组件.pdf.pdf 911.61kb
├──第43讲源码.rar.rar 15.19kb
├──第44讲课件：什么是UVM.pdf.pdf 3.37M
├──第4讲课件：上手操作一个简单的数字芯片验证过程.pdf.pdf 2.76M
├──第4讲源码.tar.tar 1.56M
├──第5讲课件：数字芯片验证研发流程（上）.pdf.pdf 4.22M
├──第6讲课件：数字芯片验证研发流程(下).pdf.pdf 5.68M
├──第7讲课件：芯片开发必备Linux和Vim知识点.pdf.pdf 5.20M
├──第9讲课件：Verilog HDL设计module结构的认知.pdf.pdf 1.68M
└──先导片.mp4 3.96M
说明：文件格式：mp4 /flv 百度网盘可直接看
下载本视频课程需扣(VIP免点）：1点
在线下载列表